• 专利附录
  • 专利说明
  • 权利要求
  • 类似技术
  • 同族专利
  • 引用文献
  • 法律状态
  • 优先权
    • 专利摘要:
    本發明揭露了一種印刷電路板以及印刷電路板組合結構，其中，該印刷電路板包含：複數個接墊，設於該印刷電路板之該主表面上的一中央區域內；以及以陣列排列之複數個訊號接墊，設於環繞該中央區域之一週邊區域內。本發明提供的印刷電路板可有效解決將導線架式封裝體接附到印刷電路板上時所會產生的銲錫缺陷問題。
    公开号:TW201301977A
    申请号:TW101119987
    申请日:2012-06-04
    公开日:2013-01-01
    发明作者:Hao-Jung Li
    申请人:Mediatek Inc；
    IPC主号:H05K1-00
    专利说明:
    印刷電路板以及印刷電路板組合結構
    本發明有關於印刷電路板(printed circuit board,PCB)，更具體地，本發明有關於PCB以及印刷電路板組合結構(printed circuit board assembly,PCBA)。
    現今業界有多種的導線架式(leadframe-based)表面設置(mount)組件，諸如四方扁平無引腳(quad flat no-lead,QFN)封裝體、先進四邊扁平無引腳式(advanced QFN,aQFN)封裝體、薄型四邊引角扁平式封裝體(low-profile quad flat package,LQFP)等。封裝體可透過焊錫接附在PCB上。將各封裝體(即封裝式積體電路)接附在PCB上即可製作出PCBA，其可作為電腦、可攜式裝置(如手機、平板電腦、筆記型電腦等)中的主機板(motherboard)。
    為了將封裝體銲在PCB上，PCB表面的適當區域上會塗上錫膏。該些錫膏可以模版印刷(stencil printing)方式塗佈在PCB表面。在錫膏塗佈後，封裝體會被安裝在PCB上，而整個PCBA可被放入爐中加熱。此加熱動作會導致錫膏融化使其吸潤(wetting and wicking)。PCB上亦可加上銲錫遮罩(solder mask)以在加熱期間控制錫膏。該銲錫遮罩會在PCB的外層上定義出開口並露出銅電路圖形(pattern)，如PCB的輸入/出(input/output,I/O)接墊、接地接墊(ground pad)、電源接墊(power pad)、及/或導熱接墊(thermal pad)等。上述銲錫遮罩會位於PCB上，而錫膏則會塗覆在PCB上那些封裝體要接附且未為該銲錫遮罩所保護的區域上。
    第1圖為PCB110一部分的習知腳位(佈局)100的示意圖，其可供封裝體(如QFN式封裝體)接附其上。在本例中，PCB110含有一單塊式(monolithic)的接墊210以及以陣列排列之複數個I/O接墊220、222，其中，接墊210位於中央區域101(以虛線來表示)中，I/O接墊220、222設置在該中央區域101的週邊區域102。該接墊210的表面積係等於或略大於封裝體的接地接墊(圖未示)面積。一般而言，接墊210的外型應與接地接墊大致相同。導通孔212係設計在中央區域101中，其可在接墊210、該PCB110的至少一內層以及該PCB110的背面之間導熱或傳遞訊號。位於封裝體底面上的接地接墊可被銲在接墊210上以提供熱傳導與機械連結，其亦可提供電性連結。上述封裝體接附在PCB上之步驟可以表面設置技術(surface mount technology,SMT)為之。
    封裝體的銲接品質對所製作出之封裝體組合非常重要。為評量銲接的品質，業界一般採用目測或是自動化光學檢測機台。然而，目前習知上用來將導線架式封裝體，如QFN、aQFN、LQFP諸如此類者，接附到PCB的SMT所能得到的良率(yield)差強人意。目測檢視時常常會在接墊210附近的內部焊接區域(例如I/O接墊222)發現到如空銲(empty solder)、冷銲點(cold solder joint)等缺陷。這類缺陷(空銲與冷銲點等)是因為接墊210的尺寸較大因而散熱較快所造成。由此可知，目前業界需要提供方法來解決將導線架式封裝體接附到PCB上時所會產生的銲錫缺陷問題。
    有鑑於此，本發明提供一種印刷電路板以及印刷電路板組合結構。
    本發明提供一種印刷電路板，用於一導線架式封裝體，其中該印刷電路板具有一主表面，該印刷電路板包含有：複數個接墊，設於該印刷電路板之該主表面上的一中央區域內；以及以陣列排列之複數個訊號接墊，設於環繞該中央區域之一週邊區域內。
    本發明再提供一種印刷電路板組合結構，包含有一印刷電路板，包含有：複數個接墊，設於該印刷電路板之一主表面上的一中央區域內；以及以陣列排列之複數個訊號接墊，設於環繞該中央區域之一週邊區域內；以及一導線架式封裝體，設置於該印刷電路板上。
    本發明提供的印刷電路板可減少空銲與冷銲點等缺陷，有效解決將導線架式封裝體接附到印刷電路板上時所會產生的銲錫缺陷問題。
    在下文的細節描述中，元件符號會標示在隨附的圖示中成為其中的一部分，並且以可實行該實施例之特例描述方式來表示。這類實施例會說明足夠的細節俾使該領域之一般技藝人士得以具以實施。閱者須瞭解到本發明中亦可利用其他的實施例或是在不悖離所述實施例的前提下作出結構性、邏輯性、及電性上的改變。
    第2圖為根據本發明一實施例的PCB310部分的腳位(佈局)300的示意圖，其可供封裝體，如QFN、LQFP、aQFN或其他導線架式封裝體接附其上。如第2圖所示，根據本發明此實施例，PCB310包含複數個接墊410，如導熱接墊、接地接墊、電源接墊、及/或訊號接墊等，該複數個接墊410排列在該PCB310主表面310a上的一中央區域301(以虛線來表示)中。根據本發明此實施例，該些接墊410的尺寸可能相似或具有大致相同的表面積。又根據本發明此實施例，接墊410平均分佈在該中央區域301中。PCB310亦可包含陣列排列之複數個訊號接墊420、422，皆設置在該中央區域301周圍的週邊區域302中。此實施例的舉例說明中共有五個接墊排列在該中央區域301中。然，閱者須瞭解在不同的例子中該些接墊410之數目亦可視設計需求而改變。
    根據本發明實施例，中央區域301可對應到封裝體(如QFN、LQFP、aQFN或其他導線架式封裝體)上要接到PCB310上的一接地接墊。更特定言之，中央區域301的外型可與該封裝體(如QFN、LQFP、aQFN或其他導線架式封裝體)要接到PCB310上的接地墊大致相同。根據本發明實施例，該中央區域301中可平均地與/或散落地分佈著複數個接墊410。在一實施例中，該些複數個接墊410可以分佈呈一俯視對稱圖形以平均地支撐要接附到PCB310上的封裝體(如QFN、LQFP、aQFN或其他導線架式封裝體)重量。就此考量而言，中央區域301的四個角最好都要佈有至少一接墊410。
    根據本發明實施例，接墊410的總表面積可能小於一閥值，如中央區域301表面積的50%。在一實施例中，接墊410的總表面積可小於該中央區域301表面積的30%。各接墊410的形狀可為圓形、矩形、多角形、或不規則形。此外，舉例言之，該各接墊410的尺寸(或直徑)d可介於4 mil到400 mil之間。中央區域301內各接墊410的尺寸d可能大於或等於週邊區域302內的各訊號接墊420與422的尺寸。再者，須瞭解在本實施例中至少其中一接墊410的尺寸會與中央區域301中的其他接墊410不同。舉例言之，設置在中央區域301中心的中心接墊410的尺寸可能會大於設置在該中央區域301四個角落的角落接墊410。
    中央區域301內至少會設置一導通孔412位於至少一接墊410下方(如正下方)。該導通孔412可為一鍍通孔(plated through hole,PTH)，其可將接墊410耦接至PCB310的至少一內層及/或PCB310的背面。導通孔412可在接墊410、PCB310的至少一內層及/或PCB310的背面之間導熱或傳遞訊號。然，閱者須瞭解在某些例子中至少一接墊410下方的導通孔412會被省去或略掉。由於在本實施例中複數個接墊410佔去的面積比中央區域301的表面積小，故銲錫迴銲(reflow)期間接墊410所散出的熱會減少，因而有效地減少一般會發生在接墊410附近內銲錫接墊處的空銲與冷銲點等缺陷。再者，中央區域301的其他表面區域可省來作為PCB310上的電路佈線(圖未示)，此為使用本發明的另一優勢所在。
    第3圖為沿第2圖中切線I-I’所作之一截面示意圖，其表示出根據本發明實施例之一PCBA600，該組合中含有一導線架式封裝體500設置(如以銲錫方式)在PCB310的腳位300上。如第3圖與第2圖所概示，PCBA 600包含有一導線架式封裝體500，其包含QFN、aQFN及LQFP，導線架式封裝體500設置在PCB310的腳位300上。第2圖中描繪出一種腳位300的佈局範例。導線架式封裝體500底面500b上可含有一中央接地接墊510與複數個I/O接墊520、522。中央接地接墊510與各複數個I/O接墊520、522的表面可為一可銲錫導電膜(solderable conductive film)(圖未示)所保護著。該可銲錫導電膜可為鎳與/或金等成分。中央接地接墊510可對應到中央區域301與該中央區域301中的接墊410，而該複數個I/O接墊520、522則可對應到週邊區域302中的複數個訊號接墊420、422。當導線架式封裝體500接附到PCB310的腳位300上時，該中央接地接墊510可藉由銲錫球710電性耦接至接墊410，而該複數個I/O接墊520與522可分別藉由銲錫球720與722電性耦接至訊號接墊420與422。
    為了將導線架式封裝體500設置在PCB310上，接墊410與訊號接墊420、422的表面可以塗上錫膏。該錫膏可以模版印刷方式塗佈在PCB表面。在該錫膏塗覆後可以開始進行將導線架式封裝體500安裝在PCB上的步驟，之後可將整個電路板組合置於爐中加熱(即習知的迴銲製程)。上述加熱動作會導致錫膏融化使其吸潤。該PCB310上亦可加上一銲錫遮罩(圖未示)以在加熱期間控制錫膏。該銲錫遮罩會在PCB的外層上定義出開口並露出接墊410與訊號接墊420、422。該銲錫遮罩係位於PCB上，而錫膏則會塗覆在PCB上那些導線架式封裝體500要接附、未為該銲錫遮罩所保護的區域上。
    本領域之技藝人士將可輕易瞭解到在維持本發明教示之前提下，本發明之元件與方法可加以修改或變形成多種態樣。以上所述僅為本發明之較佳實施例，凡依本發明申請專利範圍所做之均等變化與修飾，皆應屬本發明之涵蓋範圍。
    100‧‧‧腳位(佈局)
    101‧‧‧中央區域
    102‧‧‧週邊區域
    110‧‧‧印刷電路板
    210‧‧‧接墊
    212‧‧‧導通孔
    220‧‧‧輸出/入接墊
    222‧‧‧輸出/入接墊
    300‧‧‧腳位(佈局)
    301‧‧‧中央區域
    302‧‧‧週邊區域
    310‧‧‧印刷電路板
    310a‧‧‧主表面
    410‧‧‧接墊
    412‧‧‧導通孔
    420‧‧‧訊號接墊
    422‧‧‧訊號接墊
    500‧‧‧導線架式封裝
    500b‧‧‧底面
    510‧‧‧中央接地接墊
    520‧‧‧輸出/入接墊
    522‧‧‧輸出/入接墊
    600‧‧‧印刷電路板組合
    710‧‧‧銲錫球
    720‧‧‧銲錫球
    722‧‧‧銲錫球
    I-I’‧‧‧切線
    d‧‧‧接墊的尺寸
    本說明書含有附圖併於文中構成了本說明書之一部分，俾使閱者對本發明實施例有進一步的瞭解。該些圖示係描繪了本發明一些實施例並連同本文描述一起說明了其原理。在這些圖示中：第1圖表示出可供封裝體接附其上的一習知PCB部分的腳位佈局；第2圖表示出根據本發明實施例一可供導線架式封裝體接附其上部分的PCB腳位佈局範例；以及第3圖為根據本發明另一實施例一PCBA(PCBA)之截面示意圖。
    須注意本說明書中的所有圖示皆為圖例性質。為了清楚與方便圖示說明之故，圖示中的各部件在尺寸與比例上可能會被誇大或縮小地呈現。圖中相同的參考符號一般而言會用來標示修改後或不同的實施例中對應或類似的特徵。
    300‧‧‧腳位(佈局)
    301‧‧‧中央區域
    302‧‧‧週邊區域
    310‧‧‧印刷電路板
    310a‧‧‧主表面
    410‧‧‧接墊
    412‧‧‧導通孔
    420‧‧‧訊號接墊
    422‧‧‧訊號接墊
    I-I’‧‧‧切線
    d‧‧‧接墊的尺寸
    权利要求:
    Claims (20)
    [1] 一種印刷電路板，用於一導線架式封裝體，其中該印刷電路板具有一主表面，該印刷電路板包含有：複數個接墊，設置於該印刷電路板之該主表面上的一中央區域內；以及以陣列排列之複數個訊號接墊，設置於環繞該中央區域之一週邊區域內。
    [2] 如申請專利範圍第1項所述之印刷電路板，其中該中央區域係對應於該導線架式封裝體一底面上之一接地接墊。
    [3] 如申請專利範圍第2項所述之印刷電路板，其中該中央區域的外型與要接附在該印刷電路板上之該導線架式封裝體的該接地接墊之外型相同。
    [4] 如申請專利範圍第1項所述之印刷電路板，其中該複數個接墊係平均排列於該中央區域內。
    [5] 如申請專利範圍第1項所述之印刷電路板，其中該複數個接墊係分佈呈一俯視對稱圖案，藉以平均支撐要接附於該印刷電路板上的該導線架式封裝體之重量。
    [6] 如申請專利範圍第1項所述之印刷電路板，其中位於該中央區域之各該複數個接墊的尺寸係大於或等於各該複數個訊號接墊之尺寸。
    [7] 如申請專利範圍第1項所述之印刷電路板，其中在該中央區域內至少設有一導通孔，該導通孔位於該複數個接墊中至少其中一者之下方。
    [8] 如申請專利範圍第7項所述之印刷電路板，其中該導通孔為一鍍通孔，將該複數個接墊耦接至該印刷電路板的至少一內層。
    [9] 如申請專利範圍第1項所述之印刷電路板，其中在該中央區域內之該複數個接墊中至少其中一者的尺寸與其它接墊不同。
    [10] 如申請專利範圍第1項所述之印刷電路板，其中該複數個接墊至少包含有一中央接墊以及復數個角落接墊，其中該中央接墊位於該中央區域的中心，該復數個角落接墊位於該中央區域的四個角落。
    [11] 如申請專利範圍第10項所述之印刷電路板，其中該中央接墊係大於各該復數個角落接墊。
    [12] 如申請專利範圍第1項所述之印刷電路板，其中該導線架式封裝體係為一四方扁平無引腳封裝體、一薄型四側引角扁平封裝體或以上組合。
    [13] 如申請專利範圍第1項所述之印刷電路板，其中該導線架式封裝體係為一先進四方扁平無引腳封裝體。
    [14] 一種印刷電路板組合結構，包含有一印刷電路板，包含有：複數個接墊，設於該印刷電路板之一主表面上的一中央區域內；以及以陣列排列之複數個訊號接墊，設於環繞該中央區域之一週邊區域內；以及一導線架式封裝體，設置於該印刷電路板上。
    [15] 如申請專利範圍第14項所述之印刷電路板組合結構，其中該導線架式封裝體係為一四方扁平無引腳封裝體、一薄型四邊引角扁平式封裝體或以上之組合。
    [16] 如申請專利範圍第14項所述之印刷電路板組合結構，其中該導線架式封裝體係為一先進四方扁平無引腳封裝體。
    [17] 如申請專利範圍第14項所述之印刷電路板組合結構，其中該中央區域係對應於該導線架式封裝體一底面上之一接地接墊。
    [18] 如申請專利範圍第17項所述之印刷電路板組合結構，其中該中央區域的外型與該導線架式封裝體的該接地接墊之外型相同。
    [19] 如申請專利範圍第14項所述之印刷電路板組合結構，其中位於該中央區域之各該複數個接墊的尺寸係大於或等於各該複數個訊號接墊之尺寸。
    [20] 如申請專利範圍第14項所述之印刷電路板組合結構，其中該複數個接墊係平均排列於該中央區域內。
    类似技术:
    公开号 | 公开日 | 专利标题
    TWI436712B|2014-05-01|印刷電路板以及印刷電路板組合結構
    TW563230B|2003-11-21|Semiconductor device having a ball grid array and method therefor
    JP2006295156A|2006-10-26|半導体モジュール及びそれの製造方法
    JP2009105212A|2009-05-14|プリント配線板および電子機器
    KR20050030126A|2005-03-29|반도체 집적 회로 장치 및 전자 기기
    US10314161B2|2019-06-04|Circuit board and on-board structure of semiconductor integrated circuit
    TWI455656B|2014-10-01|印刷電路板以及電子設備
    JP2004342947A|2004-12-02|半導体パッケージ
    TWI393504B|2013-04-11|缺口定位型銲接結構及防止引腳偏移的方法
    TW201434358A|2014-09-01|具散熱功能之印刷電路板結構
    JP3851797B2|2006-11-29|ボールグリッドアレーパッケージとそれに用いられる回路基板
    JP2004241594A|2004-08-26|半導体パッケージ
    TW201340792A|2013-10-01|印刷電路板
    WO2017215488A1|2017-12-21|一种底部有焊端的模块
    TWI455661B|2014-10-01|印刷電路板與於此印刷電路板上配置積體電路封裝元件的方法
    JP2007123531A|2007-05-17|プリント配線基板及びこれを用いたプリント回路基板
    TWI387420B|2013-02-21|切邊定位型銲接結構及防止引腳偏移的方法
    TWI442534B|2014-06-21|晶片轉接板
    WO2006106564A1|2006-10-12|半導体装置の実装方法および半導体装置
    JP2010177274A|2010-08-12|電子部品実装基板及び電子部品実装基板の製造方法
    CN213718311U|2021-07-16|印制电路板、芯片和电子设备
    JP2008140868A|2008-06-19|多層配線基板および半導体装置
    JP2004327912A|2004-11-18|半導体パッケージおよび半導体装置
    JP3438125B2|2003-08-18|Ｂｇａパッケージの実装構造
    CN209390446U|2019-09-13|一种散热焊盘及pcb板
    同族专利:
    公开号 | 公开日
    TWI436712B|2014-05-01|
    CN102843861A|2012-12-26|
    US20120325540A1|2012-12-27|
    CN102843861B|2015-04-22|
    US8804364B2|2014-08-12|
    引用文献:
    公开号 | 申请日 | 公开日 | 申请人 | 专利标题
    US6310398B1|1998-12-03|2001-10-30|Walter M. Katz|Routable high-density interfaces for integrated circuit devices|
    US6388207B1|2000-12-29|2002-05-14|Intel Corporation|Electronic assembly with trench structures and methods of manufacture|
    US6597059B1|2001-04-04|2003-07-22|Amkor Technology, Inc.|Thermally enhanced chip scale lead on chip semiconductor package|
    US20050082580A1|2002-12-13|2005-04-21|Chih-Pin Hung|Structure of wafer level package with area bump|
    JP2005150643A|2003-11-19|2005-06-09|Sanyo Electric Co Ltd|ランドグリッドアレイ型パッケージ|
    US7696594B2|2005-12-22|2010-04-13|International Business Machines Corporation|Attachment of a QFN to a PCB|
    JP2008166403A|2006-12-27|2008-07-17|Toshiba Corp|プリント配線板、プリント回路板、およびプリント回路板の接合部検査方法|
    JP2009105212A|2007-10-23|2009-05-14|Toshiba Corp|プリント配線板および電子機器|
    GB0721927D0|2007-11-08|2007-12-19|Cambridge Silicon Radio Ltd|Chip packaging|
    JP2009164195A|2007-12-28|2009-07-23|Panasonic Corp|半導体チップ|US9425139B2|2012-09-12|2016-08-23|Marvell World Trade Ltd.|Dual row quad flat no-lead semiconductor package|
    US9265152B2|2013-12-17|2016-02-16|Lenovo Enterprise SolutionsPte. Ltd.|Dual side staggered surface mount dual in-line memory module|
    KR102245132B1|2014-05-14|2021-04-28|삼성전자 주식회사|트레이스를 가지는 인쇄회로기판 및 볼 그리드 어레이 패키지|
    CN104505000B|2014-12-26|2016-09-07|株洲南车时代电气股份有限公司|一种led显示模块|
    CN110740569A|2018-07-19|2020-01-31|鸿富锦精密工业有限公司|印刷电路板|
    CN212064501U|2020-03-13|2020-12-01|华为技术有限公司|电路板结构和电子设备|
    法律状态:
    优先权:
    申请号 | 申请日 | 专利标题
    US13/169,009|US8804364B2|2011-06-26|2011-06-26|Footprint on PCB for leadframe-based packages|
    [返回顶部]